我们在做数字设计实验的时候,有些逻辑门的输入端并不是全部被使用的。例如我们设计的电路需要3个输入的与非门,但是手里只有4输入与非门可用。这时你会怎么办呢?到电子市场买一个3输入的与非门呗。在可考虑的成本范围之内,这绝对是可以解决问题的办法。

那接下来讨论第二种方案。大家可能想到,直接使用4输入的与非门不就行了嘛。干嘛费劲又费力再去买一个呢?的确是!重新去买一个所花费的成本要比浪费一个输入端口的成本不知道要高多少倍。除非你所在地点的附件就是电子市场。要不傻子才那样做呢!既然想到直接使用该4输入的与非门。那么剩下的那一个输入端该怎么处理呢?下面提供3种处理办法(如下图所示):

图(i)的方法将其中的两个输入端接到一起。图(ii)的方法是将不用的输入端通过上拉电阻接到高电平。图(iii)直接悬空,不做任何操作。

图(i)的方法,从直觉上就能接受。但是在高速的电路设计中,该方法增加了驱动信号的电容负载,将使操作变慢,从而通常选择图(ii)的方法。那图(iii)的方法呢?我想大多数的初学者可能会采用这种方法。其实,这种悬空的方法绝对是不可行的。不用的输入端绝不可以置之不理的。这种输入端的行为类似于输入为低电平的行为,这样就关闭了其他的输入端,从而导致该门失效。如果处理的是或门的不用的输入端,可能暂时会误以为悬空是可以的,并没有影响门电路的工作。然而,像CMOS输入阻抗非常高,只需要很小的变化(各种噪声引起的),就可使悬空的输入端表现为高电平,从而造成令人头疼的电路故障。

所以我们要切记:不用的输入端决不能悬空